【教程】随机存储器的组成原理及搭建
(2).信号强度电路
信号强度电路又称为模电，信号强度在零到十五的称为普通模电，信号强度高于十六的为高强度模电，简称强模。强度信号需要进行保真传输，红石线承载的红石信号强度范围为0~15，比较器储存和传递任意强度的信号，因此传输上可以使用红石线的普通模电延迟相对较小，强模信号只能使用比较器链进行传输，延迟相对较大，但值的范围更大。因为利用信号强度来表示一定的值，所以相比相同位数的数字电路数据量更大。
信号强度电路又称为模电，信号强度在零到十五的称为普通模电，信号强度高于十六的为高强度模电，简称强模。强度信号需要进行保真传输，红石线承载的红石信号强度范围为0~15，比较器储存和传递任意强度的信号，因此传输上可以使用红石线的普通模电延迟相对较小，强模信号只能使用比较器链进行传输，延迟相对较大，但值的范围更大。因为利用信号强度来表示一定的值，所以相比相同位数的数字电路数据量更大。
(1).传统锁存器
传统锁存器即普通的双与非门锁存器，在红石电路中可由两个首尾相连的非门构成，包括红石火把非门构成的锁存器和活塞非门构成的锁存器。
传统锁存器即普通的双与非门锁存器，在红石电路中可由两个首尾相连的非门构成，包括红石火把非门构成的锁存器和活塞非门构成的锁存器。
①.投掷器锁存器
两个投掷器对立放置，在其中一个锁存器里放入物品，当投掷器被激活后会将物品发射到对立的投掷器里，利用比较器来检测投掷器里的物品并输出信号，中继器对信号进行放大。
两个投掷器对立放置，在其中一个锁存器里放入物品，当投掷器被激活后会将物品发射到对立的投掷器里，利用比较器来检测投掷器里的物品并输出信号，中继器对信号进行放大。
②.中继器/比较器环
利用首尾相连的中继器或比较器来保持信号，在接受到信号以后将始终维持信号，比较器环具有保持红石信号强度的能力，一次一个比较器环可以储存强度信号，相当于多位二进制码。中继器/比较器环需要通过断路来进行清零。
利用首尾相连的中继器或比较器来保持信号，在接受到信号以后将始终维持信号，比较器环具有保持红石信号强度的能力，一次一个比较器环可以储存强度信号，相当于多位二进制码。中继器/比较器环需要通过断路来进行清零。
⑤.中继器锁存器
一个中继器对另一个中继器的侧面进行强充能成为一个锁存器，被强充能时中继器状态被锁定，停止充能则可改变中继器状态。
一个中继器对另一个中继器的侧面进行强充能成为一个锁存器，被强充能时中继器状态被锁定，停止充能则可改变中继器状态。
④.BUD锁存器
利用活塞BUD构成锁存器，因为活塞的特殊性质，一个活塞即可实现两种稳定状态，通常用活塞的伸出来表示储存1，通过更新使活塞收回来清零。
利用活塞BUD构成锁存器，因为活塞的特殊性质，一个活塞即可实现两种稳定状态，通常用活塞的伸出来表示储存1，通过更新使活塞收回来清零。
3.译码器
(1).数电译码器
即基于数字信号的译码器，由BIN信号转换为其它信号进行存储单元选择的译码器，常见的有2-4译码器、3-8译码器、4-16译码器等，由与门或门蕴含门等构成。
(1).数电译码器
即基于数字信号的译码器，由BIN信号转换为其它信号进行存储单元选择的译码器，常见的有2-4译码器、3-8译码器、4-16译码器等，由与门或门蕴含门等构成。
(2).模电译码器
利用红石信号的强度表示地址，译码过程中将信号强度转换为数电信号，利用比较器的比较功能或者减法功能或者构建蕴含门来区分信号，通常用普通模电，体积较小，且速度也比较快，但有间距限制，也只适合容量较小的存储器。
利用红石信号的强度表示地址，译码过程中将信号强度转换为数电信号，利用比较器的比较功能或者减法功能或者构建蕴含门来区分信号，通常用普通模电，体积较小，且速度也比较快，但有间距限制，也只适合容量较小的存储器。
2.选择译码驱动方式
容量较小的RAM可以使用线选法驱动，结构简单任意实现；大容量的RAM使用重合法驱动，通常重合法一个存储芯片只有1bit位宽，需要通过位控制达到所需存储字长。
容量较小的RAM可以使用线选法驱动，结构简单任意实现；大容量的RAM使用重合法驱动，通常重合法一个存储芯片只有1bit位宽，需要通过位控制达到所需存储字长。
3.考虑电路结构
线选法由于存储字长的限制结构也受到限制，通常使用并列的单片式触发器组成一个存储单元，根据存储单元的形状来规划电路，通常将存储单元布置在译码器和数据线的一侧或两边都布置；重合法相对要单一一些，一般是将行地址译码器和列地址译码器布置在存储矩阵的相邻的两边。
线选法由于存储字长的限制结构也受到限制，通常使用并列的单片式触发器组成一个存储单元，根据存储单元的形状来规划电路，通常将存储单元布置在译码器和数据线的一侧或两边都布置；重合法相对要单一一些，一般是将行地址译码器和列地址译码器布置在存储矩阵的相邻的两边。
4.搭建存储基元
基于线选法的RAM一般使用单片式的触发器，将8或16个触发器并列组成一个8bit或16bit的存储单元，可以组成1宽的存储单元或者方形的存储单元，在存储单元输入输出口搭建读写控制电路；重合法使用扁平的矩形存储基元，每个存储基元都需要有对应的控制电路，由一个触发器加上驱动线、读写控制线、数据线组成一个扁平的存储基元，以方便拼接组成存储矩阵和纵向堆叠。搭建完成以后进行测试以保证能够正常工作。
基于线选法的RAM一般使用单片式的触发器，将8或16个触发器并列组成一个8bit或16bit的存储单元，可以组成1宽的存储单元或者方形的存储单元，在存储单元输入输出口搭建读写控制电路；重合法使用扁平的矩形存储基元，每个存储基元都需要有对应的控制电路，由一个触发器加上驱动线、读写控制线、数据线组成一个扁平的存储基元，以方便拼接组成存储矩阵和纵向堆叠。搭建完成以后进行测试以保证能够正常工作。
5.完成存储体
线选法的RAM可以先搭建一个包含一个存储单元和一段译码器一段数据线一段控制线的基本结构，然后使用WorldEdit或者MCEdit对其进行复制从而构建整个存储体；重合法的RAM只需直接复制基本单元构成存储矩阵即可。
线选法的RAM可以先搭建一个包含一个存储单元和一段译码器一段数据线一段控制线的基本结构，然后使用WorldEdit或者MCEdit对其进行复制从而构建整个存储体；重合法的RAM只需直接复制基本单元构成存储矩阵即可。
6.RAM完成
将地址线数据线读写控制线拉出布置到指定位置，完成译码器的地址分配。检查电路确认是否存在断路或者短路问题，测试RAM的读写功能，确认译码器和读写控制电路是否能正常工作，清除多余的部分。
将地址线数据线读写控制线拉出布置到指定位置，完成译码器的地址分配。检查电路确认是否存在断路或者短路问题，测试RAM的读写功能，确认译码器和读写控制电路是否能正常工作，清除多余的部分。